投稿者
 メール ※掲示板には表示されません(詳細)
  題名
  内容 入力補助画像・ファイル<IMG> youtubeの<IFRAME>タグが利用可能です。(詳細)
    
 URL
[ ケータイで使う ] [ BBSティッカー ] [ 書込み通知 ]


RE:トランス式USB DACについて

 投稿者:yos  投稿日:2018年 1月20日(土)12時05分28秒
  ぺるけ様、ご回答ありがとうございます。
1mHでの制作で検討していきます。
ありがとうございました。
 

RE: バイアンプのフィルター

 投稿者:flip-flop  投稿日:2018年 1月20日(土)11時51分10秒
  そもそも、バイアンプに対応したSPKはそれぞれ内蔵ネットワークを持った低音部と高音部の
接続端子を分けて出した物です。(入力を並列にして1つのアンプでも駆動できる)

したがって、バイアンプで駆動する場合でも両方の端子には「同じ電圧」を加えなければなりません。
流れる電流は周波数分割によって多少減りますが、基本的に同じパワーが必要です。

内蔵ネットワークを外してユニット(ドライバ)を直接駆動するには、デバイディングの為のフィルタが必要となりますが、
それは「SPKを改造して全く別のオリジナルに作り変える」事です。
そのスキルがあるなら自己責任でトライすることも自由です。
 

hFEの測定

 投稿者:ぺるけ  投稿日:2018年 1月20日(土)02時16分4秒
  考え方はそれで良いです。

 

RE:トランス式USB DACについて

 投稿者:ぺるけ  投稿日:2018年 1月19日(金)22時07分32秒
  頒布している特注2.7mHは、最低でも500個単位でないと作ってくれません。
1mHはこれまで頒布した累計でもせいぜい50個程度なので、特注してしまうと450個もの不良在庫を抱えることになります。
頒布している1mHは太陽誘電製ですがなかなか良いものなので特注と比べて見劣りしません。

600Ω:600Ωのままで使うこともできますが、昇圧比は1:1を割って1:0.8くらいに落ちますからiPhoneの半分程度になってしまいかなり物足りないのではないかと思います。


 

FET選別冶具の作製のその後

 投稿者:hitochan  投稿日:2018年 1月19日(金)21時58分4秒
  ぺるけ様 いつも、早速にご回答いただきありがとうございます。
やはり、測定環境は重要なのですね。
HPの「ちょうど5.6Vのツェナダイオードの手持ちがあるのでこれを採用します。これならば温度係数は0.01%/℃を大きく割りますので、周囲温度が10℃くらい変化しても余裕で0.1%以下の精度が出せそうです。」という件を読んではおりましたが、部屋の温度が数度変わっても測定結果に大きな変わりはないのだと思っていました。

ぺるけ様が、厳しい測定環境を設定され頒布用のFETの測定をされていると伺い、改めて頒布していただいた部品を大切に使わなければいけないと思いました。

厳密な意味で、まだ完成には至っていないこの「FET選別冶具」の作製を通じて、また新たなことをいくつか知ることができ、ますます半導体にはまっていきそうです。

ところで、トランジスタのhFEの測定をしてみたいのですが、下図のような回路で測定できるのでしょうか。30kΩを通ってベースに流れる電流を測り、その時のコレクタにつながる10Ωの抵抗の両端電圧を測定して計算するというものですが、いかがでしょうか。

参考にできるような記事やホームページがあればそれもお教えいただきたいと思います。
 

トランス式USB DACについて

 投稿者:yos  投稿日:2018年 1月19日(金)15時14分7秒
  ぺるけ様、皆様、こんにちは。

トランス式USB DAC(http://www.op316.com/tubes/lpcd/trans-dac.htm)を拝見していて、
質問をさせて頂きたいのですが、よろしいでしょうか。
LCフィルタのご解説に、インダクタの特注をしたとあります。
部品頒布ページには、2.7mHのインダクタが220円、1mHは110円とありますが、
これは1mHのインダクタは需要が少ないだろうから、特注品は無理という理解でよいでしょうか。

またトランス+真空管バッファ式USB DACでは、TD-1のライントランスを用い2.7mHとされていますが、
これはトランス式USB DACでも、150Ωsplitを止め600Ω:600Ωとし、2.7mHのインダクタにして、
出力電圧の不足分はボリュームを多めに廻してカバーする、
とすれば、特注のインダクタを使えて良い塩梅なのかなぁ、と思いました。
このやり方でも良いのかどうか、よろしくお願い致します。
 

RE:FET選別冶具の作製のその後

 投稿者:ぺるけ  投稿日:2018年 1月19日(金)11時28分32秒
編集済
  部屋の温度はとても重要です。
そもそも、被測定半導体の特性はわずかな温度変化で激しく変動しますから、測定時の室温は25℃±1℃を維持しなければなりません。

本機は温度によって特性が変化しにくいようにある程度配慮してはいますが温度変化に弱い半導体で組んだ回路である限り完全ではありません。
記事にも10℃の変動に対して1/2000程度の変動があると書いてあります。
また、本機の調整で使用するテスターの測定確度の問題もあります。
デジタルテスターの測定確度は1/2000よりもはるかに悪い値です。

しかし、本機も25℃±1℃の安定した環境で使うことになりますから温度変化による本機の特性変化はあまり問題にはならないわけです。
本機の調整を25℃ではない室温で行ったら意味がないことはおわかりだと思います。

1℃以上異なる室温で選別したFETは一緒にできませんし、測定中に室温が変化したら意味がありません。
半導体は手で触れただけでも温度が変わってしまうのと、測定時に流す電流でも自己発熱するという2つの理由で特性が変動します。
そこで、特性の変化が止まって安定するまでじっくりと待たなければなりません。

頒布している半導体は、25℃±0.5℃の条件で選別しています。
選別作業をする日は朝から室温の調整を始めて、6時間くらいかけて室温を安定させて(室温と天井や壁の温度も同じにする)から無風状態で作業を始めています。
 

FET選別冶具の作製のその後

 投稿者:hitochan  投稿日:2018年 1月19日(金)00時18分3秒
  1月9日にご教示いただき、その後エミッタ抵抗の値を試行錯誤しながら本日午後、完成に至りました。

ロータリースイッチで3つの定電流値を得るようにしておりましたが、そのうちの一つはぺるけ様がお書きの通り1.1kΩと10kΩAカーブの可変抵抗に変更しました。

現状は、
    エミッタ電圧  抵抗値  100Ω両端電圧
  ①   5.55V   2.767kΩ    200.0mV
  ②   5.58V   7.410kΩ    75.0mV
③左一杯  5.52V   1.102kΩ    500.0mV
③右一杯  5.59V   11.380kΩ    48.8mV

となっております。

ところが、夜になって再度、100Ω両端電圧を測定すると①のポジションで、199.9mVとなったり、時間をおいて再々測定すると200.1mVになったりします。現在は、200.0~200.1mVを示しています。

これまでからも。100Ω両端電圧を200.0mVにするためのエミッタ抵抗が2.769kΩでいい日もあり、翌日はそれでは199.9mVになるので、2.767kΩにしたりと試行錯誤を繰り返し、今日にいたったのですが、結果、同じようになりました。
これはどうしてなのでしょうか。
部屋の温度も関係しているのかなと思ったりしています。
ヒントを与えていただければ幸いです。
 

対策と効果の因果関係

 投稿者:flip-flop  投稿日:2018年 1月18日(木)23時51分33秒
  業務や時間の余裕がある時は、対策と効果の因果関係を明確にするために
・何かいじる時は1カ所だけにする(複数変えるとどちらの効果か分からない)
・効果がなかったら、必ず元に戻す
が大原則です。

「とにかく治ればOK」なら「一気に何でも全部やる」のもありですが、原因は迷宮入りです。

今回の顛末は、「信号GNDをシャーシアースのみに依存するのはタブー」の一般常識に対して、
「守らないとこんな風に発振する場合がある」という実例を示したという事ですね。
 

無帰還BTLのDF値

 投稿者:尾辻 秀章  投稿日:2018年 1月18日(木)22時14分15秒
  flip-flop さんへ
  尾辻より
 8パラのSEPPは選択肢にありませんでした。
 この5ヵ月ほどはこのアンプに掛かりっきりでしたので、暫くはそっとこのまま聴いていたいと思っています。バイアンプ方式については、予めRCA端子を予備に付けていますので、簡単に試せますが、8パラSEPPなら大したことは無いのですが改造が必要ですし・・・。
 完成までの5ヵ月のうち、最もダイナミックに状況が変わったのは、flip-flop さんにご指導頂いたこの1週間でした。熱心にご指導頂いたので、こちらもついていくのが大変でした。と同時に、自らの基本力の無さを痛感しました。理系ではありますが、電子工学をキチンと勉強していませんので、等価回路が分かりません。その他、皆さん方が提示して下さった数値データの計算法も分かりません。一応、SRPPを含めてオリジナルアンプと言っても良いのでしょうが、単なる“寄せ集め”でした。
 残念ながら、対策のどれが効いたのかは分かりません。ただ、お教え頂いたことは全て尽くしたと言う事実のみです。

 実は、妻はピアノを弾き、最近市民オーケストラでチェロを弾いており、耳は肥えています。製作過程の苦労を見ていますので、前のアンプと同じならどうコメントしようかと思っていたそうですが、掛け値無しに音が良くなったと言ってくれました。私もオーディオフェアーでこのスピーカーを聴いていた時とほぼ同じイメージであり、十分に満足しています。

 ありがとうございました。重ねてお礼申し上げます。
 

無帰還BTLのDF値

 投稿者:flip-flop  投稿日:2018年 1月18日(木)21時46分0秒
  尾辻さんのA級BTLアンプ、4Ω負荷ではDFが5程度と低くなるのが気がかり。
(MOSのgmが0.3Aでは0.4S程度なので、0.47Ω含めて4パラSEPPでRo=0.375Ω、BTLでは0.75Ω)

BTLと、8パラのSEPP(DF=20)にした時の音質変化も確認された方が良いでしょう。

PS:
何の対策が効いたのか、検討過程も知りたいところ。
私の対策案は1、はGND強化で音質改善方向ですが、2、は音質劣化方向。(3、は多分変化なし)
 

バイアンプのフィルター

 投稿者:尾辻 秀章  投稿日:2018年 1月18日(木)21時39分39秒
   先日、やっとA級BTLアンプを完成させました。当面はBTLで聴きますが、折をみてバイアンプ方式で低音用と高音用の2台のアンプでスピーカーを鳴らした時にどの様な音になるのか、確認してみたいと思っています。

 ただ、バイアンプ方式についていつも不思議に思っていることがあります。昔のマルチアンプ方式の場合は、ディバイディング・フィルターで高音、中音、低音と分けていましたが、バイアンプではスピーカーのフィルターを使うからと言うことで、ディバイディング・フィルターを使うと言う話は寡聞にして聞いたことがありません。一昔前は高音用のスピーカーは能率が高いので、ローカット・フィルターを使用すれば、高音用アンプは小出力で良いと言われていました。この考え方は、現在のバイワイヤリング対応のスピーカーに対しても言えると思うのですが、如何なものでしょうか?

 もし、2台のメインアンプの前にディバイディング・フィルターを挿入するとしたら、分割周波数はスピーカーの分割周波数と同じで良いのでしょうか?何dB/octの傾斜特性を持たせれば良いのでしょうか?
 

バイアス回路の不調:無事完成!

 投稿者:尾辻 秀章  投稿日:2018年 1月18日(木)21時11分36秒
  flip-flop さんへ    尾辻 秀章より

 ありがとうございました。無事にA級BTLアンプとして完成しました。12AU7 x4 SRPのプリアンプを確認したところ、1箇所キチンと半田付けされていない箇所を見つけて直し、BTLで再生できています。当面はBTLで聴きますが、これで低音用と高音用に分けるバイアンプでの使用も視野に入ってきました。いつかは、どちらの音がよいのか確認したいと思います。
 ノイズも無くなり、音質も良好で、バッチリです!新しく購入したスピーカー共々、溜飲を下げることが出来ました。本当にありがとうございました!
 実際は Sanchez さんがご提案下さったように、半分はBTLを諦めかけていたのですが、flip-flop さんのお陰で40年来の宿願を遂げ、初期の目的を達することが出来ました。29年前に窪田氏が発表された V-FET+MOS-FETの音がどんな物かも分からず、直感的に「これだ!」と感じた私の感性が当たっていたようです。
 ぺるけさんにご指摘頂いたように、決して褒められた工作精度ではありません。部品ももう少し良い物を選択しても良かったのかも知れません。ともかく、取り敢えずは完成できて良かったです。

 この“大人の自由空間”で色々とお教え頂き、感謝に耐えません。本当にありがとうございました。

 次は、ハイレゾに挑戦しますか!
 

対策案2とは

 投稿者:flip-flop  投稿日:2018年 1月18日(木)00時58分57秒
  >> 対策案2の
>> バイアス回路から出力段のゲート配線(黄色)の接続部に1kΩをそれぞれ入れる
>> これは、片側では2本の抵抗で良いという事でしょうか?

そうです。4パラの470/4≒120Ωに1k追加で約10倍の1.1kにするという事。
(実際の駆動インピーダンスは前段フォロワ分が加わるので3倍程度の変化になる)
もっと大きくしてから、どこまで減らせるかを見ても良い。
 

バイアス回路の不調

 投稿者:尾辻 秀章  投稿日:2018年 1月17日(水)23時06分24秒
  flip-flop さんへ   尾辻より

早速のご教示ありがとうございます。私もあちこちの資料から集めて試みるのですが、キチンとした理論が分かっていないので、妙な部分が出てくるのでしょうね。

アースの配線はご指摘のようにしています、

対策案1と3は明日試してみます。
対策案2の
バイアス回路から出力段のゲート配線(黄色)の接続部に1kΩをそれぞれ入れる
これは、片側では2本の抵抗で良いという事でしょうか?それとも、各ヒートシンクに配線するので、片側8本の抵抗になるのでしょうか?
お手数ですが、再度ご教示下さい。よろしくお願いします。
 

RE: バイアス回路の不調

 投稿者:flip-flop  投稿日:2018年 1月17日(水)19時09分11秒
編集済
  入出力に何も繋がずに、両CHの電源を繋ぐだけで発振する(片CHでは安定しているのに)
と言うのが腑に落ちなかったのですが、原因の可能性が一つ見つかりました。

>> バイアス回路のGNDは、プリント基板を固定するビスナットに接続したラグ版
>> 写真2の電解コンデンサーの上には、パワー段前段からのアース線2本

「パワー段前段からのアース」と「バイアス回路のGND」が同じなのか判然としませんが、
尾辻さんの説明を読む限り、信号入力のGNDはシャーシの導通に依存しており、電線では
接続されていないと思えます。
シャーシはヒートシンクを通じて1000pF近い容量で出力と繋がってますから、両CHの電源を
入れるとシャーシに流れる電流で入力のGNDが振られることはありえます。

対策案1:出力GNDと入力端子GNDをそれぞれワイヤで接続する(シャーシ迷走電流の影響を避ける)
     入力端子部のシャーシ接続GNDも切りたいですが、弊害もあるので最後の手段かな。
対策案2:バイアス回路から出力段のゲート配線(黄色)の接続部に1kΩをそれぞれ入れる
   (ゲートにはそれぞれ470Ωが入っているが、カットオフが10MHz近くで高いので1MHz程度に下げる)
対策案3:Zobelの0.033uFを0.1uFに大きくして見る(出力段のダンピングを強化)

オシロがあれば、各部を指で触ってみて発振が止まる(敏感な)所を探して対策が早く進むのですが・・。


なお、トランスの容量の件はピーク10Wで音楽を聴くような使い方では、少し電流を減らせば問題ないと思います。
(クリップ出力で連続運転はできない)
AC5A定格ではDC3A弱位までなので、温度上昇を見てアイドリングを減らす必要があります。
FETは二乗特性なので、アイドリングの4倍(6A)まではA級動作します。
 

配線の質問:写真に記号の追加

 投稿者:尾辻 秀章  投稿日:2018年 1月17日(水)17時38分46秒
  flip-flop さんへ   尾辻より

ご指導、ありがとうございます。
先ほど添付した画像に、記号が落ちていましたので、再送します。
よろしくお願いします。
 

そもそも電源容量が不足しているのでは?

 投稿者:尾辻 秀章  投稿日:2018年 1月17日(水)16時05分24秒
  Sanchez さんへ
   尾辻より

コメント、ありがとうございました。

横から失礼します。お使いのトランスの容量はACで5Aなのでしょうか?
・そうです。

だとしたらDCでは3A弱しか供給できないと思います。アイドリング0.4×4=1.6Aが準A級だったとしても片チャンネルのピーク電流も供給できるかどうか微妙です。電源容量が足りないからといって発振するわけはありませんが、片チャンネルなら安定で両チャンネルだと正常動作しないのは電源のせいではないでしょうか。
・そうですか。私も今回の製作に当たり、色々と部品を探したのですが、タムラのトロイダルトランスなどの大容量トランスが入手出来ず、今回のトランスになりました。ヒートシンクにしても、既にメーカーは廃業しておられて、辛うじて入手したものです。

柴田氏のアンプは8Ωで超A級でも、4ΩではAB級動作、BTLで2Ω動作だとさらにお寒いことになります。1.6Aのアイドリングでもかなりの発熱があると思います。しかも仮に電源を増強したとしても、アイドリング1.6Aでも2ΩならA級動作範囲は約2.5Wです。
・とすると、メーカー製で1Ωや2Ωでの表示をしている機種は、やたらと大きな電源容量だということですね。

A級BTLは今回の回路では見送られてはいかがでしょうか。
・ ハイ、考えています。まだ、正式には妻に聴かせていませんので、彼女からOKが出ればやめるかも。(軟弱!)

ただ、flip-flopさんは、V-FET+MOS-FETのA級BTLと言うあり得ない(?)構成のアンプに私が挑戦しているので、応援して下さっていると感じています。実際今回使用したFETは、1989年に窪田氏の記事が出て直ぐに若松通商さんが100ペアーを売り出されたときに、即20ペアー、計80個を購入した物で有り、チョイと試しに、と言うレベルではありません。でも、無理をして今出ている音が再現できないのも困りものと思っています。

私の知識や技術で上手くいくかどうか分かりませんが、もう少し指導を受けてみようかと思っています。
 

配線の質問

 投稿者:尾辻 秀章  投稿日:2018年 1月17日(水)15時20分58秒
  flip-flop さんへ

深夜のご教示、ありがとうございます。ご質問に答えさせて頂きます。

1:SPK出力への配線はどこに行っていますか?
2、0.033uF (Zobel)のGNDはどこですか
4、バイアス回路のGNDと電源GNDはどこで配線されていますか
 写真1は1号機のSP端子近傍を拡大した写真です。緑の線は、FETのソースからの配線で、ラグ板の茶色が0.033μFで、SPのマイナスもここに配線しています。このSP端子の共通点からスズメッキ線で電解コンデンサーの中央に配線しています。トランスの中点もここに接続し、ここから星印のナットに接続したアース端子にスズメッキ線で接続しています。
 バイアス回路のGNDは、プリント基板を固定するビスナットに接続したラグ版に落としています。左右別々にラグ板に配線しています。
 なお、写真では、電源ダイオードに小容量コンデンサーを予めダイオードに並列接続するのを忘れたので、後で追加配線しました。お見苦しい、お恥ずかしい配線です。これも、ヒョッとしたら無い方が良いのかなとも思ったりしています。

3、以前47uF位のパスコンを付けてはどうか、と提案したパスコンのGNDはどこでしたか?
 写真2は写真1と同じ1号機です。光が十分ではないので、見にくいのはお許し下さい。
 右の星印が今回増設した47μFの電コンで、ラグ板の端子を介して三角印の黒の線で、左のSPの共通アース端子と電解コンデンサーの中点を結ぶスズメッキ線に接続しています。
 実はパワー段の一番右側のFETの電源の配線に1μFのフィルムコンデンサーを並列接続して、+-を共通で上記と同じスズメッキ線に接続しています。つまり、写真2の電解コンデンサーの上には、パワー段前段からのアース線2本と47μFからのアース線の4本、計6本の黒いアース線が存在しますので、写真1に比べると複雑になっています。

?5、BTLで発振した時は負荷はOPENですか、これの外部に何か繋いでいましたか?
 入出力ともにオープンで計測しました。

?・全体にGNDの引き回しがよく分かりません。?MOS出力石のケースはソース(出力)なので、ヒートシンクとの浮遊容量が大きいのですが、?このリターン電流の行方が追えないのです。

大体以上のような状況です。

ご指導、よろしくお願いします。
 

そもそも電源容量が不足しているのでは?

 投稿者:Sanchez  投稿日:2018年 1月17日(水)09時54分13秒
  尾辻様
 横から失礼します。お使いのトランスの容量はACで5Aなのでしょうか?だとしたらDCでは3A弱しか供給できないと思います。アイドリング0.4×4=1.6Aが準A級だったとしても片チャンネルのピーク電流も供給できるかどうか微妙です。電源容量が足りないからといって発振するわけはありませんが、片チャンネルなら安定で両チャンネルだと正常動作しないのは電源のせいではないでしょうか。
 柴田氏のアンプは8Ωで超A級でも、4ΩではAB級動作、BTLで2Ω動作だとさらにお寒いことになります。1.6Aのアイドリングでもかなりの発熱があると思います。しかも仮に電源を増強したとしても、アイドリング1.6Aでも2ΩならA級動作範囲は約2.5Wです。A級BTLは今回の回路では見送られてはいかがでしょうか。
 

/711